bitsrl

逻辑右移位

全页折叠

语法

c = bitsrl(a, k)

说明

示例

c = bitsrl(a, k) 返回定点运算的输入 a 逻辑右移 k 位的结果。bitsrl 将零移至它向右移的位所在的位置。它不检查上溢或下溢。

bitsrl 忽略 fimath 属性，如 RoundingMode 和 OverflowAction。

当 a 为 fi 对象时，a 和 c 具有相同的关联 fimath 和 numerictype 对象。

示例

全部折叠

将有符号 fi 输入向右移位

打开实时脚本

将有符号 fi 输入右移 1 位。

创建一个有符号定点 fi 对象，其值为 -8，字长为 4，小数长度为 0，并显示其二进制值。

a = fi(-8,1,4,0);
disp(bin(a))

将 a 右移 1 位，并显示其二进制值。

disp(bin(bitsrl(a,1)))

bitsrl 将零移至它向右移的位所在的位置。

使用 fi 移位值向右移位

打开实时脚本

使用 fi 移位值将内置 int8 输入向右移位。

k = fi(2);
a = int8(64);
bitsrl(a,k)

ans = int8
    16

右移内置 uint8 输入

打开实时脚本

使用 bitsrl 将 uint8 输入右移 2 位。

a = uint8(64);
bitsrl(a,2)

ans = uint8
    16

输入参数

全部折叠

`a` — 要移位的数据
标量 | 向量 | 矩阵 | 多维数组

要移位的数据，指定为标量、向量、矩阵或多维数组。

数据类型：fi | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64

复数支持：是

`k` — 要移位的位数
非负整数值标量

要移位的位数，指定为非负整数值标量。

扩展功能

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

使用说明和限制：

生成的代码可能无法处理超出范围的移位。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

使用说明和限制：

生成的代码可能无法处理超出范围的移位。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

在 VHDL^® 中生成 srl 运算符。

在 Verilog^® 中生成 >> 运算符。

版本历史记录

在 R2007b 中推出

另请参阅

bitsrl

语法

说明

示例

将有符号 fi 输入向右移位

使用 fi 移位值向右移位

右移内置 uint8 输入

输入参数

a — 要移位的数据 标量 | 向量 | 矩阵 | 多维数组

k — 要移位的位数 非负整数值标量

扩展功能

C/C++ 代码生成 使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成 使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

版本历史记录

另请参阅

WeChat

`a` — 要移位的数据
标量 | 向量 | 矩阵 | 多维数组

`k` — 要移位的位数
非负整数值标量

C/C++ 代码生成
使用 MATLAB® Coder™ 生成 C 代码和 C++ 代码。

GPU 代码生成
使用 GPU Coder™ 为 NVIDIA® GPU 生成 CUDA® 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。