Zero-Order Hold
实现零阶保持采样周期
库:
Simulink /
Discrete
HDL Coder /
Discrete
描述
Zero-Order Hold 模块在您指定的采样周期内保持其输入不变。如果输入为向量,模块会按相同的采样周期保持向量中的所有元素。
可通过采样时间参数指定样本之间的时间间隔。设置为 -1
表示模块将继承采样时间。
提示
请勿使用 Zero-Order Hold 模块在以不同速率运行的模块之间创建快速到慢速转移。这种情况请改用 Rate Transition 模块。
总线支持
Zero-Order Hold 模块支持总线。输入可以是虚拟或非虚拟总线信号。没有特定于模块的限制条件。Zero-Order Hold 模块的非虚拟总线输入中的所有信号必须具有相同的采样时间,即使相关总线对象的元素指定了继承的采样时间也是如此。您可以使用 Rate Transition 模块更改总线中单个信号或所有信号的采样时间。有关详细信息,请参阅Modify Sample Times for Nonvirtual Buses和 Bus-Capable Blocks。
可使用总线数组作为 Zero-Order Hold 模块的输入信号。有关定义和使用总线数组的详细信息,请参阅使用总线数组组合非虚拟总线。
与类似模块的比较
Memory、Unit Delay 和 Zero-Order Hold 模块提供相似的功能,但各自具有不同的能力。此外,每个模块的用途也各不相同。
下表显示每个模块的推荐用途。
模块 | 模块的用途 | 引用示例 |
---|---|---|
Unit Delay | 使用您指定的离散采样时间实现延迟。该模块接受并输出具有离散采样时间的信号。 |
|
Memory | 将信号延迟一个主积分时间步。在理想情况下,该模块接受连续(或在子时间步中固定)的信号并输出在子时间步中固定的信号。 |
|
Zero-Order Hold | 将具有连续采样时间的输入信号转换为具有离散采样时间的输出信号。 |
每个模块有以下功能。
功能 | 内存 | 单位延迟 | 零阶保持 |
---|---|---|---|
指定初始条件 | 是 | 是 | 否,因为在时间 t = 0 的模块输出必须与输入值相匹配。 |
指定采样时间 | 否,因为该模块只能从驱动模块或用于整个模型的求解器继承采样时间。 | 是 | 是 |
支持基于帧的信号 | 否 | 是 | 是 |
支持状态记录 | 否 | 是 | 否 |
端口
输入
输出
参数
模块特性
数据类型 |
|
直接馈通 |
|
多维信号 |
|
可变大小信号 |
|
过零检测 |
|
扩展功能
版本历史记录
在 R2006a 之前推出