MATLAB 和 Simulink 培训

课程详细信息

本课程为期两天,介绍如何使用 HDL Coder™ 和 HDL Verifier™ 从 Simulink® 模型生成和验证 HDL 代码。

内容包括:
  • 准备 Simulink 模型用于生成 HDL 代码
  • 为兼容的 Simulink 模型生成 HDL 代码和 测试平台
  • 执行速度和面积优化
  • 集成手写代码和已有 IP
  • 使用测试平台和协同仿真验证生成的 HDL 代码

第1天 (共2天)


准备 Simulink 模型用于生成 HDL 代码

目标: 准备 Simulink 模型用于生成 HDL 代码。为不需要优化的简单模型生成 HDL 代码和测试平台。

  • 准备 Simulink 模型用于生成 HDL 代码
  • 生成 HDL 代码
  • 生成测试平台
  • 使用 HDL 仿真器验证生成的 HDL 代码

定点精度控制

目标: 建立生成的 HDL 代码和模型中特定的 Simulink 模块之间的对应关系。使用定点工具完成模型定点架构设计。

  • 定点定标和继承
  • Fixed-Point Designer 工作流程
  • Fixed-Point Tool
  • 命令行界面

多速率模型生成 HDL 代码

目标: 为多速率设计生成 HDL 代码。

  • 准备多速率模型用于生成 HDL 代码
  • 生成单个或多个时钟引脚的 HDL 代码
  • 了解和应用跨时钟域设计技巧

第2天 (共2天)


优化生成的 HDL 代码

目标: 使用流水线满足设计的时间要求。为面积优化使用特定的硬件实现和资源共享。

  • 使用 HDL 工作流顾问生成 HDL 代码
  • 通过流水线满足时间要求
  • 为兼容的 Simulink 模块选择特定的硬件实现
  • 在子系统中共享 FPGA/ASIC 资源
  • 验证优化的 HDL 代码是否位真和周期精准
  • 将 Simulink 模块映射至 FPGA 上专用硬件资源

使用原生浮点

目标: 在 HDL 代码中实现浮点值和运算。

  • 使用原生浮点的原因和时间
  • 使用 HDL Coder 生成独立于目标硬件的 HDL 代码
  • 定点和浮点比较
  • 优化浮点实现

外部 HDL 代码与生成 HDL 代码的接口

目标: 在设计中引入手写 HDL 代码和/或供应商的 IP。

  • 外部 HDL 代码接口

通过协同仿真验证 HDL 代码

目标: 在 Simulink模型中使用 HDL 仿真器 验证 HDL 代码。

  • 验证 HDL Coder 生成的 HDL 代码
  • 使用参考模型比较手工 HDL 代码
  • 将 HDL 代码引入到 Simulink 中以用于仿真

难度: 高级

课程要求:

持续时间: 2 天

语言: English, 日本語, 한국어, 中文

查看时间表并报名